Literatur-empfehlung<\/h3>\n\n\n\n
Das 1. Buch von Becker und Molitor hat mir durchaus an einigen Stellen von CS1 geholfen (wer keins mehr findet, kann das von Vossen nehmen. Sie \u00fcberschneiden sich). F\u00fcr CS2 hatte ich keine Zusatzliteratur in Papierform, da google doch ziemlich viele Informationen zum Thema ausgespuckt hat. Das 2. Buch von Dr. B\u00e4hring (Kursleitung CS2) sollte man sich anschauen und die \u00dcbungen machen. Es kann durchaus sein, dass die ein oder andere \u00dcbungsaufgabe ihren Weg in der Klausur findet. Leider trifft die 2 Sterne-Rezension des Buches bei Amazon.de durchaus zu, was die Fehler angeht. Gleiches gilt f\u00fcr die anderen Unterlagen von Hr. Dr. B\u00e4hring. Dort haben sich auch einige Fehler eingeschlichen, die das Verst\u00e4ndnis der Thematik sehr erschweren. \u00c4rgerlich, aber menschlich. Denke jedoch, dass die in den n\u00e4chsten Semestern ausgemerzt werden.<\/p>\n\n\n\n
Klausurbewertung und Organisatorisches<\/h3>\n\n\n\n
Derzeitiger Stand (SS2010, ohne mein Ergebnis zu wissen<\/span>): WOW! Stellt euch vor, ihr k\u00f6nnt jedes Thema im Kursskript korrekt wiedergeben und einem Mitstudenten richtig erkl\u00e4ren, Transferleistung erbringen, wart auf beiden Studientagen und k\u00f6nnt alle ehemaligen Klausuren, sowie Einsendeaufgaben und Studientagsaufgaben selbstst\u00e4ndig und innerhalb der Zeitvorgabe nach der eigenen Klausurvorbereitung l\u00f6sen. Das nennt man doch „gute Vorbereitung“, geht mit einem guten Gef\u00fchl zu Klausur und freut sich auf die 1.x-2.x, oder? Dieses Semester bin ich froh, wenn ich bestanden habe. Leider hat sich der Lehrstuhl, meiner Meiner Meinung nach, im CS2-Teil der Klausur deutlich verkalkuliert. Die geforderte Transferleistung ist in den 1.5 Stunden Klausurzeit absolut nicht zu erbringen gewesen. Eine Stunde mehr w\u00e4re angebracht, wie ich finde. Ich dachte zwar zun\u00e4chst, dass ich einfach „zu bl\u00f6d“ bin, es ist aber der allgemeine Tenor in der NG. Oder wir waren alle „zu bl\u00f6d“… warten wir das Ergebnis also erstmal ab<\/span>.<\/p>\n\n\n\n Update: <\/strong>das Ergebnis ist nun da. Schlecher als erhofft, besser als erwartet. Durchschnittsnote der Klausur ist 3,5. Nicht bestanden haben – trotz der um 15% gesenkten Punktgrenze – knapp 30%. Von der anderen Seite aufgerollt ergeben sich 17%, welche zwischen 1,0 (7%) und 2,0 (10%) liegen. Ich darf mich, netter Weise, zu den 10% z\u00e4hlen und bin froh die technische Informatik nun abhaken zu k\u00f6nnen. Auch wenn sie mir durchaus Spa\u00df gemacht hat.<\/p>\n\n\n\n Die Betreuung in der Newsgroup ist mehr als gut. Der Kursbetreuer (und auch Profs greifen manchmal ein) ist aktiv, Mitstudenten helfen bei Fragen gerne weiter. Qualit\u00e4t der Studientage war au\u00dferordentlich. W\u00fcrde jedem raten beide Studientage zur technischen Informatik zu besuchen oder zumindest die dort behandelten Aufgaben gewissenhaft zu studieren.<\/p>\n\n\n\n technische Informatik A<\/p>\n\n\n\n Hier geht es um Schaltfunktionen und Boolsche Ausdr\u00fccke: Mengen, Graphen, Einsetzungen, Identit\u00e4ten, L\u00f6sen von Gleichungen und Ungleichungen, Kosten, (kanonische) DNF\/KNF, etc. Darstellungssatz und Minimalpolynome (Primimplikanten, Bestimmung Minimalpolynome), KV Diagramme, Quine Mc Cluskey und Unverf\u00fcgbarkeit von Systemen.<\/p>\n\n\n\n Schaltnetze, rechnen mit Schaltnetzen, Einsetzungen und Identit\u00e4ten, Konstruktionen von Schaltnetzen zu Polynomen, Komplexit\u00e4tsma\u00dfe (Tiefe, Kosten, etc), deren Beweis \u00fcber Induktion, Zahlendarstellungen (Komplementdarstellung, IEEE754, etc.), arithmetische Operationen auf bin\u00e4ren Mengen, MUX\/DEMUX, Schaltnetze f\u00fcr Ganzzahl-Arithmetik (HA, FA, n-bit Carry Chain, Conditional Sum, Multiplizierer).<\/p>\n\n\n\n Speicherglieder (SR Latches mit NAND\/NOR) und Zeitverhalten (takt(flanken)gesteuert, etc.), Setz- und Haltezeiten, Flipflops (JK-, Master\/Slave-, D-), Ein- und Zweiflankensteuerung, charakteristische Gleichungen, Zustandsgraphen, ladbare (Schiebe-)Register, Auomatenmodelle (Mealy\/Moore), \u00dcberf\u00fchrung und \u00c4quivalenz, R\u00fcckkopplungsbedingungen, Analyse und Synthese von Schaltwerken, Zustands-Minimierung mittels \u00c4quivalentklassen, Zustands-Codierung (Hot-One, Zusammengesetzt), programmierbare Logikbausteine (ROM, PROM, (E)EPROM, PAL, PLA), Mikroprogrammsteuerwerke.<\/p>\n\n\n\n Komplexe Schaltwerke, RTL Notation, Steuer- und Operationswerke, ASM Diagramme und Bl\u00f6cke, sowie Konstruktionsregeln. Entwurf von Steuerwerken, L\u00f6sungen mit Mealy und Moore, Mikroprogrammierte Steuerwerke, Rechenwerke, Leitwerke, Datentransfer zwischen CPU und Speicher, ALU und Verzweigungsbefehle, Speicher, interne und externe Busse, Prozessorregister, Stackpointer und Unterprogramme, Interrupts und Interrupt-Controller, Datenpfade, Schiebemultiplexer, logische Operationen, Statusflags, Mikrobefehlsformat, Adresserzeugung, Speicher-Erweiterungen und Organisation.<\/p>\n\n\n\n technische Informatik B<\/p>\n\n\n\n Rechnerarchitektur, Moor’sches Gesetz, CISC\/RISC, Skalarit\u00e4t, Superskalarit\u00e4t, VLIW und EPIC, statisches Scheduling, Befehlssatzarchitekturen, Datenformate (Halbwort, Double, BCD, …), Adressraumorganisation, Big- und Little Endian, Befehlssatz (Gleitkomma, Steuerbefehle, …) und Format (Register\/Register, Register\/Speicher, Stack, Akkumulator), Adressierungsarten (Unmittelbar, Direkt, Indirekt, Registerindirekt, etc.), RISC und CISC Prinzipien, Beispiele f\u00fcr RISC, DLX Architektur, Assemblerbefehle, Grundlegender Aufbau der Prozessorkerne, Pipeline-Prinzip, Befehls-Pipelining, DLX Pipeline (IF, ID, EX, MEM, WB) und ihre Implementierung, Pipeline-Konflikte (echt, unecht: RAW, WAR, WAW, …), Daten-, Gegen-, und Ausgabeabh\u00e4ngigkeiten, Steuerflusskonflikte und L\u00f6sungen (NOP, Forwarding, Interlocking, \u00dcbertaktung, Registerumbebennung, etc.), Sprungzieladresscache (BTAC, BTB), dynamische und statische Sprungvorhersage, Abh\u00e4ngigkeitsgraphen.<\/p>\n\n\n\n Grundtechniken heutiger Prozessoren, von skalar zu superkalar, Komponenten des superskalaren Prozessors, superkalare Pipeline, in-order und out-of-order Ausf\u00fchrung, Instruction Window, Umordnungspuffer, Commitment, etc. Details der VLIW und der EPIC Technik, Vergleich von Superskalar und VLIW\/EPIC. Chips\u00e4tze und IO. Details Superskalartechnik. Trace- und I-Cache, spekulative Ausf\u00fchrung, Ein- Zwei-bit Pr\u00e4diktoren (Hystrese und S\u00e4ttigung, BHT), Korrelationspr\u00e4diktoren (BHR+PHT), Details der Registerumbenennung, Befehlszuordnungsstrategie, Issue\/Dispatch, Ausf\u00fchrungsstufen, Multimediaeinheiten, Gew\u00e4hrleistung sequentielle Programmsemantik und pr\u00e4zise Unterbrechungen, TLB und R\u00fcckordnung(spuffer).<\/p>\n\n\n\n Speicherverwaltung und innovative Techniken (zeitliche und r\u00e4umliche Lokalit\u00e4t), Speicherhierarchie, Register und Registerfenster, sowie Over- und Underflow bei Registerfenstern und deren Behandlung, virtuelle Speicherverwaltung (logische und physikalische Speicheradressen), Pagefaults, Verdr\u00e4ngungs- und Auslagerungsstrategien (optimal, (Pseudo-)LRU, etc.), Code- und Datencache (Aufbau und Organisation), Trefferrate und Misses, VA-Cache, Direct Matched und n-fach Satzassoziativ (Vorteile, Nachteile, Aufbau), Cache-Flattern, Verringern des fehlzugriffs, Preloading und Compiler-Optimierungen, L1, L2, virtueller Cache, Koh\u00e4renz und (sequentielle) Konsistenz, MESI (die 4 Statusbits, Funktion, Implementierung), Stand und Grenzen der Technik, Erh\u00f6hung Durchsatz und (simultane) Mehrf\u00e4digkeit, Multicore, VLSI, Cycle-by-cycle und Block (statisch, dynamisch) Interleaving, horizontaler und vertikaler Verlust.<\/p>\n\n\n\n Benchmarking (MIPS und MFLOPS), parallele Systeme, Berechnung Transferzeit, \u00dcbertragung, Kommunikationszeit, SpeedUp, absolut und relativ, Skalierung, Mehraufwand durch Kommunikation der Prozesse, sowie Auslastung, Parallelindex, Amdahls Law, Synergieeffekte, Verbindungssturkturen, statische (Ring, chordaler Ring, Stern, …) und dynamische Netze (Mehrfachbus, Speicherkopplung – UMA\/NCC-CC-NUMA, COMA), Durchschaltevermittlung, Wegefindung, virtual Cut through, (buffered) Wormhole, Multicore und Schaltnetzwerke, Permutationsnetze, Cache-Koh\u00e4renz und Speicherkonsistenz, Modelle, Non-Blocking, Dekkers Algorithmus, DSM-Multicore, Thrashing (Flattern aus dem letzten Kapitel), nachrichtengekoppelte Multicore-Systeme (1st, 2nd, 3rd Generation), verteilte Systeme und Cluster\/Workstation Farmen, Clustering Details.<\/p>\n\n\n\n <\/p>\n","protected":false},"excerpt":{"rendered":" Pers\u00f6nliches, subjektives Kursfazit Computersysteme, aka technische Informatik. Warum die Vorlesung umbenannt wurde, keine Ahnung. Im Moment f\u00e4llt es mir jedoch schwer ein Fazit zu ziehen, da ich noch keine Klausurergebnisse habe. Literatur-empfehlung Das 1. Buch von Becker und Molitor hat mir durchaus an einigen Stellen von CS1 geholfen (wer keins mehr findet, kann das von … <\/p>\nKursinhalt Computersysteme 1<\/h2>\n\n\n\n
Kurseinheit 1<\/h3>\n\n\n\n
Kurseinheit 2<\/h3>\n\n\n\n
Kurseinheit 3<\/h3>\n\n\n\n
Kurseinheit 4<\/h3>\n\n\n\n
Kursinhalt Computersysteme 2<\/h2>\n\n\n\n
Kurseinheit 1<\/h3>\n\n\n\n
Kurseinheit 2<\/h3>\n\n\n\n
Kurseinheit 3<\/h3>\n\n\n\n
Kurseinheit 4<\/h3>\n\n\n\n
Buchempfehlung<\/h3>\n\n\n\n
![\"Technische](\"wp-content\/uploads\/2025\/11\/61LkyN-3LqL._SL1500_.jpg\")
<\/img><\/a>\n\n![\"](\"wp-content\/uploads\/2025\/11\/318YfiLIdL._SY445_SX342_ControlCacheEqualizer_.jpg\")
<\/img><\/a>\n\n![\"](\"wp-content\/uploads\/2025\/11\/61JPfcN94zL._SL1255_.jpg\")
<\/img><\/a>\n\n\n\n